thinkpool

(지디넷코리아=이나리 기자)삼성전자가 올해 상반기 2세대 3나노미터(mn) 공정 칩 양산을 앞두고 2세대 MBCFET(Multi Bridge Channel FET) 기술을 내달 4일 세계 반도체 학회인 '전기전자공학자협회(IEEE EDTM) 2024'에서 발표한다.




IEEE EDTM은 국제고체회로학회(ISSCC), VLSI와 함께 세계 3대 반도체 학술대회로 꼽힌다. IEEE EDTM은 2017년 일본 도야마에서 처음 시작해 1년에 한 번씩 세계 각지를 돌면서 반도체 최신 기술 동향을 발표하는 행사다. 올해 8회를 맞는 학회는 3월 3일부터 6일까지 인도 방갈루루 힐튼 호텔에서 개최된다. 지난해는 한국에서 개최된 바 있다. 삼성전자는 올해 학회에서 국내 기업으로는 유일하게 참가한다.







이상현 삼성전자 파운드리사업부 부사장은 이번 학회에서 2세대 MBCFET 기술을 발표한다. 



삼성전자는 2022년 6월 세계 최초로 1세대 3나노 양산을 시작하면서 업계에서 처음으로 게이트올어라운드(GAA) 공정과 삼성 독자 기술인 MBCFET 구조를 적용했다. MBCFET은 4면을 채널로 하는 구조 변화를 통해 성능과 전력 효율을 핀펫(FinFET) 구조 보다 높일 수 있는 기술이다. 2세대 MBCFET은 1세대 보다 전력과 성능이 향상됐다.



앞서 삼성전자는 지난해 5월 반도체 학회 'VLSI 심포지엄'에 참가해 2세대 3나노 공정 스펙을 처음으로 공개한 바 있다. 당시 삼성전자는 2세대 3나노(SF3)는 1세대(SF3E) 보다 향상된 GAA 공정을 적용해 삼성전자의 이전 4나노 핀펫 공정 대비 성능이 22% 빨라지고, 전력 효율은 34% 향상됐으며, 로직 면적은 21% 더 작은 크기를 제공한다고 발표했다. 다만 1세대 3나노 공정 스펙과는 비교는 알려지지 않았다.







삼성전자는 올해 상반기 중으로 2세대 3나노 공정 양산을 개시할 계획이다. 앞서 지난 1월 말 4분기 컨퍼런스콜에서 삼성전자는 "우리는 수율 개선과 2세대 3나노 GAA 공정 최적화에 집중하고 있다"고 밝혔다.



한편, 경쟁사인 TSMC도 올해 상반기에 2세대 3나노(N3E) 공정을, 하반기에 고급 공정인 3나노(N3P)에서 칩 양산을 시작할 계획이다. 삼성전자가 3나노부터 GAA 공정을 적용했다면, TSMC는 3나노에서 핀펫(FinFET) 공정을 유지한다. TSMC는 2나노 공정부터 GAA 공정을 도입할 방침이다.



이나리 기자(narilee@zdnet.co.kr)